清华大学精密仪器系尤政院士团队：基于MEMS的超像素分辨成像芯片

编 者 按

近日，清华大学精密仪器系智能微系统团队尤政院士、邢飞教授课题组提出了一种创新的基于微机电系统（MEMS）的空间调制成像芯片技术。该研究将数字图像传感器与MEMS单片集成，通过精确调控图像传感器在亚像素尺度的位置，突破了静态图像传感器像素尺寸对空间采样周期的物理限制，实现了高达33.7倍的空间带宽积（SBP）增强，显著提升成像分辨率。相关成果以“A chip-scale image sensor integrated with a microelectromechanical system actuator”为题，在期刊《Nature Electronics》上发表。

研究背景与成果

数字图像传感器是机器视觉、生物医学成像等领域的核心元件，其性能的关键指标之一是空间带宽积（SBP），它定义了传感器所能捕获的最大空间信息量。过去二十年间，受益于摩尔定律驱动的像素尺寸不断微缩，商用图像传感器的SBP得到了显著的提高。然而，随着图像传感器像素尺寸缩小至亚微米级别，单位像素检测到的光子数与满阱容量显著降低，传统基于像素尺寸微缩的SBP提升路径遭遇信噪比与动态范围的瓶颈。

针对这一挑战，尤政院士、邢飞教授团队另辟蹊径，提出了一种不依赖于减小像素物理尺寸的SBP增强成像通用性解决方案。研究团队设计并制造了一款MEMS驱动的芯片级空间调制成像微系统（MSEIS）。该微系统能够在曝光间隙快速、精确地对图像传感器芯片的空间位置进行调制，并在多个亚像素位置进行成像。通过利用这种亚像素空间位置信息，该传感器能够以远高于其物理像素密度的有效分辨率重建图像，从而显著提升SBP。实验结果表明，该技术可将传感器的空间带宽积提升高达33.7倍，并能有效提高点目标定位精度和成像分辨率。

图1 调制成像微系统设计与SBP增强原理。(a-c) 调制成像芯片示意图和照片。 (d-e) 调制成像微系统亚像素位移过程下的像素偏移示意图。

图2 空间调制成像相机SBP增强性能表征(a) 实验装置示意图。(b) 不同扩展系数k下成像结果比较。(c-d) 实验结果与仿真结果对比，扩展系数k=1、k=4和k=10时，等效采样周期分别为3.6μm、0.95μm和0.62μm。

技术成果展示

研究团队针对空间调制成像应用需求，自主设计、加工了具有跨支撑梁多层密集再布线层的高精度静电MEMS执行器，并成功将其与商用图像传感器芯片异构集成，实现MSEIS空间调制成像芯片构建。该MEMS执行器具有四组独立驱动的静电梳齿电极和面内位移解耦架构，能够实现正交的x-y方向上无扭转、高精度的位移控制，可将等效采样周期从原始的 3.6 μm 显著降低至 0.62 μm，实现了高达33.7倍的SBP增强。

在此基础上，研究团队进一步构建空间调制成像相机，在点目标测量与成像两项典型应用中对构建的MSEIS芯片进行验证。在点目标定心测量实验中（图3），该芯片对于不同尺寸与亮度的点状目标，均显著提升了定心精度。例如，在对过曝光的点目标进行定心测量时，x方向的中心位置测量标准差从 0.0419 像素（≈177 nm）降低至 0.0037 像素（≈13 nm），精度提升超过 10 倍。在成像实验中，该芯片同样显著提高了成像分辨率（图4）。

图3 空间调制成像相机在SBP增强（扩展系数k=4）和原始状态下（扩展系数k=1）对不同亮度和尺寸的点状目标进行定心测量的实验结果对比

图4 空间调制成像相机在SBP增强（扩展系数k=4）和原始状态下（扩展系数k=1）对不同场景的成像结果对比

该工作从原理上突破了“像素微缩—性能退化”的固有矛盾，提出的基于像素级空间调制的通用成像芯片架构具有高集成度和高兼容性的优势，实现了在不缩小像素的前提下提升成像信息容量，可以兼容现有成像系统以及成像算法（如去模糊处理、深度学习和压缩编码），充分展现了微系统的集成化、智能化的技术优势，为芯片级超像素分辨提供了新范式。

该研究的第一完成单位为清华大学精密仪器系。论文第一作者为精仪系博士研究生谢荣博。精仪系尤政院士、邢飞教授、赵晓光副教授为该论文的共同通讯作者。精仪系刘晓琴、战海洋博士、玄国哲等多位师生为本工作做出了重要贡献。

论文链接：https://www.nature.com/articles/s41928-026-01600-9

来源：清华大学精密仪器系