国产16位跟踪型旋变/数字转换器CYDR19230原理与应用分析

旋变/自整角机-数字转换器（RDC）在电机伺服控制、数控机床、导航及特种装备中广泛用于将模拟角度转换为并行数字量。CYDR19230是一款16位单片集成跟踪型RDC，兼容CYDR19230，采用闭环跟踪架构，能够实现模拟角度到数字角度的连续转换，并具备速度电压输出、分辨率可编程、双带宽设置及增量编码器仿真等功能。本文将从内部信号路径、核心工作模式、电气特性及外围电路设计等方面进行技术分析。

一、内部信号路径与工作原理

CYDR19230内部构建了II型伺服跟踪回路，使内部生成的数字角Φ动态逼近输入的模拟角θ。

1. 输入调理与钳位：差分正弦（SIN）与余弦（COS）信号输入后，经内部前端放大调整至最高约±25 V，再由2 kΩ电阻和二极管钳位至约±5 VDC。
2. 控制变压器（CT）求差：将调理后的模拟角与数字角送入控制变压器模块，输出正比于sin(θ-Φ)的误差信号。
3. 解调与积分：误差信号经相敏解调、积分器、压控振荡器（VCO）和可逆计数器处理，持续更新数字角Φ并反馈至输入端，直至两者的差值在精度范围内收敛。
4. 合成参考与速度路径：芯片由SIN/COS信号输入自动生成内部合成参考，在参考与信号相移不超过45度时维持正常解调；同时，误差处理回路产生与转速成正比的速度电压（VEL），无需外接测速发电机。外部引脚RCLK用于设置内部振荡基准，当RCLK分别配置为30 kΩ、20 kΩ和15 kΩ时，采样频率Fs分别约为67 kHz、100 kHz和125 kHz。

二、工作模式与可编程配置

该器件通过外部数字控制引脚支持多种运行模式与分辨率配置：

2 线 LVDT 直流输入

控制时序与接口要求

• 逻辑电平：数字控制输入（D0、D1、SHIFT、UP/DN、INH、ENM/ENL等）兼容TTL/CMOS，逻辑0最高0.8 V，逻辑1最低2.0 V。ZIP_EN采用CMOS标准（逻辑0小于等于1.5 V，逻辑1大于等于3.5 V）。
• 禁止与三态使能：INH负脉冲可锁存当前输出数据而不中断内部跟踪，锁存后数据在150 ns内有效；ENM和ENL分别控制高、低8位三态输出，使能后150 ns内有效，上升沿后100 ns内进入高阻态。

• 信号时序图

三、电源轨与输入输出电气特性

CYDR19230支持双电源与单电源两套供电架构：

• 双电源模式：推荐VDD=+5 V、VSS=-5 V（电压容差正负5%），模拟地AGND与数字地GND分开且采用一点接地。最大耐压门限约为正负6.5 V，单路最大工作电流约25 mA。使用外部双电源时，引脚23、24、26、27应保持悬空。
• 单电源模式：支持单+5 V供电，由内部电荷泵产生负电平。启用内置负压逆变器时，VDD电流会倍增，负电源偏置VSSP幅值下降约20%（约-4 V），在最大带宽和最高跟踪速度下不推荐使用内部逆变器。
• 信号与参考指标：
• 静态与动态误差：零位偏移最大10 mV，零位温漂典型值15微伏每摄氏度（最大30微伏每摄氏度）；反转误差典型值0.75%（最大1.3%）；线性度典型值0.25%（最大0.5%）。

四、内置测试（BIT）与外围设计要点

1. BIT故障指示：芯片集成的BIT输出为低电平有效，触发条件包括：输入信号或参考电压低于500 mVpp、跟踪误差超过100 LSB，或出现180度虚假零位。
2. 去耦与布线：所有电源引脚与地之间需就近配置去耦电容；模拟信号输入和速度输出必须以AGND为参考基准，防止数字噪声耦合。
3. 封装与温度等级：该器件提供64引脚LQFP64封装（工业级，-40摄氏度至85摄氏度）及CQFP64封装（军温级，-55摄氏度至125摄氏度），引脚定义与硬件接口保持一致。